我下载的英语听力是(05年07月)北师大高中英语必修02MP3.zip解压后变成了cnt，和vce格式。我不会弄啊

高中英语合集百度网盘下载

链接：https://panbaiducom/s/1znmI8mJTas01m1m03zCRfQ

提取码：1234

简介：高中英语优质资料下载，包括：试题试卷、课件、教材、视频、各大名师网校合集。

利用元件例化，最好把各个模块放在同一工程里（也可以不放在同一工程里，要调用比较麻烦），顶层文件给你个例子：LIBRARY IEEE;

USE IEEESTD_LOGIC_1164ALL; --使用库和程序包

ENTITY FREQTEST IS --定义FREQTEST实体

PORT(CLK :IN STD_LOGIC;

FSIN :IN STD_LOGIC;

DOUT :OUT STD_LOGIC_VECTOR(15 DOWNTO 0));

END FREQTEST;

ARCHITECTURE struc OF FREQTEST IS

COMPONENT TESTCTL --调用元件TESTCTL

PORT(CLK:IN STD_LOGIC;

TSTEN : OUT STD_LOGIC;

CLR_CNT :OUT STD_LOGIC;

Load :OUT STD_LOGIC );

END COMPONENT TESTCTL;

COMPONENT CNT10 --调用元件CNT10

PORT(CLK : IN STD_LOGIC;

CLR: IN STD_LOGIC;

ENA : IN STD_LOGIC;

CQ :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);

CARRY_OUT :OUT STD_LOGIC);

END COMPONENT CNT10;

COMPONENT REG16B --调用元件16位锁存器

PORT( Load : IN STD_LOGIC;

din : IN STD_LOGIC_VECTOR(15 DOWNTO 0);

DOUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0));

END COMPONENT;

SIGNAL Load1,TSTEN1, CLR_CNT1 : STD_LOGIC; --定义内部信号

SIGNAL DTO1 : STD_LOGIC_VECTOR(15 DOWNTO 0);

SIGNAL CARRY_OUT1 :STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

U1 : TESTCTL PORT MAP(CLK=>CLK, TSTEN=>TSTEN1,CLR_CNT=>CLR_CNT1, Load=>Load1);--例化语句，将节点进行电气连接

U2 : REG16B PORT MAP(Load=>Load1, DIN=>DTO1,DOUT=>DOUT);

U3 : CNT10 PORT MAP(CLK=>FSIN,CLR=>CLR_CNT1,ENA=>TSTEN1,CQ=>DTO1(3 DOWNTO 0),CARRY_OUT=>CARRY_OUT1(0)); --将计数器节点进行电气连接

U4 : CNT10 PORT MAP(CLK=>CARRY_OUT1(0),CLR=>CLR_CNT1,

ENA=>TSTEN1,CQ=>DTO1(7DOWNTO 4),

CARRY_OUT=>CARRY_OUT1(1));

U5 : CNT10 PORT MAP(CLK=>CARRY_OUT1(1),CLR=>CLR_CNT1,

ENA=>TSTEN1, CQ=>DTO1(11 DOWNTO 8),

CARRY_OUT=>CARRY_OUT1(2));

U6 : CNT10 PORT MAP(CLK=>CARRY_OUT1(2),CLR=>CLR_CNT1,

ENA=>TSTEN1, CQ=>DTO1(15 DOWNTO 12),

CARRY_OUT=>CARRY_OUT1(3));

END struc;

肯定是移位寄存器更省资源撒,

移位寄存器只需用触发器即可实现，不需要其它资源。

有的FPGA芯片内部结构主要就是采用移位寄存器实现。

{data_out,TX_fifo_rdata[8:1]}<=TX_fifo_rdata;